Tuya Developer Forum

您好，老版tuya os 2.3.3 bk7231n
想确认下 bk7231n 修改master模式下MOSI脚默认是高电 是在哪个函数里面进行修改，是在bk_spi_configure()里面进行修改吗

是的，就是设置这个 bk_spi_configure 函数参数 mode 。

chaser 2022年 Nov 14日 10:39

是的，就是设置这个 bk_spi_configure 函数参数 mode 。
企业微信截图20221114104142.png
企业微信截图20221114104015.png

您好 这个改的时钟脚的极性跟触发。我需要改的时mosi脚的状态

楼主可以看下这个帖子
https://www.cnblogs.com/shangdawei/p/47 ... h%EF%BC%9B

里面有这样一段话是这么解释的：
CPOL极性先说什么是SCLK时钟的空闲时刻，其就是当SCLK在发送8个bit比特数据之前和之后的状态，
于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效active的时刻了。
其英文精简解释为：Clock Polarity = IDLE state of SCK。

SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：
CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；

所以通过设置CPOL来控制mosi空闲时候的电平

freedom195 2022年 Nov 18日 09:41

楼主可以看下这个帖子
https://www.cnblogs.com/shangdawei/p/47 ... h%EF%BC%9B

里面有这样一段话是这么解释的：
CPOL极性先说什么是SCLK时钟的空闲时刻，其就是当SCLK在发送8个bit比特数据之前和之后的状态，
于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效active的时刻了。
其英文精简解释为：Clock Polarity = IDLE state of SCK。

SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：
CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；

所以通过设置CPOL来控制mosi空闲时候的电平

好的 感谢 问题以解决了