Tuya Developer Forum

1）开发包全称：tuyaos-subdev-bt_3.8.3_phy6222_ble_ble-common_1.0.0.tar
2）问题现象：打算用SPI驱动sw2811灯珠，tkl_spi_send（）函数未适配，芯片说明中又几乎没讲，目前发送SPI波形老不对
3）复现流程：
4）发生时间：
5）iPhone 14，涂鸦智能线上版本，V5.6.1（20231023190929）

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

基本收发功能可以配合上位机测试：

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

可以用DMA的方式发送吗，怎么操作呢

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

频率在6400的时候波形还正常，频率6400000的时候就会卡住重启了。

wxq1123 2023年 Nov 8日 18:25

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

可以用DMA的方式发送吗，怎么操作呢

打开宏DMAC_USE就可以

wxq1123 2023年 Nov 9日 09:42

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

频率在6400的时候波形还正常，频率6400000的时候就会卡住重启了。out_log.jpgthere.jpgcode.jpg

5.3 SPI支持速率
SPI频率有如下注意事项，其中 F ssi_clk为 pclk，F sclk_in为 spi clock。
➢ SPI Master: F ssi_clk >= 2 × (maximum F sclk_out )
➢ SPI Slave (receive only): F ssi_clk >= 6 × (maximum F sclk_in )
➢ SPI Slave: F ssi_clk >= 8 × (maximum F sclk_in)

Mumu_YU 2023年 Nov 9日 10:30

wxq1123 2023年 Nov 9日 09:42

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

频率在6400的时候波形还正常，频率6400000的时候就会卡住重启了。out_log.jpgthere.jpgcode.jpg

5.3 SPI支持速率
SPI频率有如下注意事项，其中 F ssi_clk为 pclk，F sclk_in为 spi clock。
➢ SPI Master: F ssi_clk >= 2 × (maximum F sclk_out )
➢ SPI Slave (receive only): F ssi_clk >= 6 × (maximum F sclk_in )
➢ SPI Slave: F ssi_clk >= 8 × (maximum F sclk_in)

按你说增加主频，我现在g_system_clk = SYS_CLK_DLL_64M; 还是不能设置为6.4M，设置6.4M后波形就乱套了

Mumu_YU 2023年 Nov 9日 10:19

wxq1123 2023年 Nov 8日 18:25

逻辑的院子 2023年 Nov 8日 17:59

请参考SDK默认spi示例：case TEST_CID_TX_SPI_DATA

可以用DMA的方式发送吗，怎么操作呢

打开宏DMAC_USE就可以

这个宏我在这里定义了，没找到其他存在的地方，但是编译不过，还需要在哪里设置路径呢

wxq1123 2023年 Nov 9日 11:34

Mumu_YU 2023年 Nov 9日 10:30

wxq1123 2023年 Nov 9日 09:42

频率在6400的时候波形还正常，频率6400000的时候就会卡住重启了。out_log.jpgthere.jpgcode.jpg

5.3 SPI支持速率
SPI频率有如下注意事项，其中 F ssi_clk为 pclk，F sclk_in为 spi clock。
➢ SPI Master: F ssi_clk >= 2 × (maximum F sclk_out )
➢ SPI Slave (receive only): F ssi_clk >= 6 × (maximum F sclk_in )
➢ SPI Slave: F ssi_clk >= 8 × (maximum F sclk_in)

按你说增加主频，我现在g_system_clk = SYS_CLK_DLL_64M; 还是不能设置为6.4M，设置6.4M后波形就乱套了

主频64M，spi速率30M。我使用逻分看波形确实乱了。我的逻分100m的，但是用示波器来看没有问题。